칩 생산의 완전한 프로세스는 일반적으로 다음을 포함합니다 : 생산, 비용 시험과 다른 주요 링크를 패키징하는 칩 설계, 칩 생산, 칩 생산 과정이 특히 복잡하. 아래의 다이어그램은 우리가 함께 웨이퍼 제조 공정의 절차를 이해할 수 있게 허락합니다.
모래부터 웨이퍼까지 1
폴리실리콘부터 실리콘 웨이퍼까지 12개의 주요 과학 기술적인 프로세스
1) 폴리실리콘
폴리실리콘은 기본적인 실리콘의 형식입니다. 녹는 기본적인 실리콘이 과냉각 상태 하에 굳을 때, 규소 원자는 많은 결정핵을 형성하기 위해 다이아몬드 격자의 모양으로 배열됩니다. 만약 이러한 결정핵이 다른 결정면 오리엔테이션과 결정 그레인으로 성장하면, 이러한 결정 그레인이 다결정 규소로 결정화시키기 위해 결합합니다. .
2) 결정 성장
3) 단일결정 실리콘 잉곳
단결정성 실리콘은 기본적인 실리콘의 형식입니다. 녹는 기본적인 실리콘이 굳을 때, 규소 원자는 많은 결정핵을 형성하기 위해 다이아몬드 격자에 배열됩니다. 만약 이러한 결정핵이 똑같은 결정면 오리엔테이션으로 곡물로 성장하면, 이러한 곡물이 싱글 크리스탈 실리콘으로 결정화시키기 위해 평행하게 결합합니다.
4) 수정 정돈과 연마
5) 조각
6) 에지 라운딩
7) 연마
8) 에칭 (화학적 폴리싱)
9) 끝마무리
10) 세정
11) 점검
12) 패키징 / 운송
실리콘 웨이퍼부터 IC까지 2
실리콘 웨이퍼부터 IC까지 처리 흐름은 대략 두 단계로 분할됩니다 : 착수 준비이고 후부
2.1 착수 준비 (FE) 절차
(1) 웨이퍼 제작
(2) 반도체 회로 설계
(3) 마스크 준비
(4) 산화 계층화
열 산화 - 전계 효과 트랜지스터의 게이트인 크에티츠 이산화 실리콘
(5) 포토 레지스트 코팅
(6) 스텝 노광
(7) 사진 석판술
마스크를 통하여 실리콘 웨이퍼를 비추기 위해 적외선 빛을 이용하고 조사 영역은 쉽게 씻겨지고 조사되지 않은 영역이 똑같이 유지될 것입니다. 그리고 나서 당신은 실리콘 웨이퍼에 바람직한 패턴을 새길 수 있습니다. 현재, 어떤 음란도 추가되지 않았고 그것이 여전히 실리콘 웨이퍼라는 것에 주목하세요.
(8) 에칭
에칭은 드라이 에칭과 습식 식각으로 분할됩니다 :
드라이 에칭 - 이전에 리소그래피로 새겨진 형태의 다수는 우리가 필요로 하는 것 실제로가 아니지만, 이온 주입을 위해 식각됩니다. 지금 우리는 그들을 씻어내기 위해 플라스마를 사용할 필요가 있거나 하는 약간의 구조가 사진 석판술의 첫 번째 단계에 새겨질 필요가 없습니다, 이 단계가 식각됩니다.
습식 식각 - 떨어져서 더 나은 세정, 그러나 사용 시약, 그래서 그것이 습식 식각으로 불리 - 위에서 말한 단계 뒤에 완료되고, 전계 효과 관이 만들어졌지만, 그러나 위에서 말한 단계가 한 번 이상 일반적으로 행해지고, 그것이 반복될 필요가 있을 가능성이 많고 그 요구를 만족시키기 위해 합니다.
(9) 이온 주입
다른 음란은 실리콘 웨이퍼의 다른 위치들에 추가되고 다른 음란이 농도 / 위치에 따라 장-효과 트랜지스터를 형성합니다.
(10) 증기 침전
화학적 증기 증착 (CVD)는 더욱 표면적으로 다양한 물질을 정제합니다. 물리 기상 증착 (PVD) 비슷하여고 민감한 부분에 코팅하여 추가될 수 있습니다
(11) 도금 처리
(12) 웨이퍼 검사
2.2 후부 (BE)는 가공처리합니다
오우 치료는 딱딱해지기 위해 첨부 페이스트를 죽고 최적 기계적이고 전기적 성질을 달성합니다.
접착제에 의해 페이스트된 오우 상품은 오랜 시간 (보통 약 125~175' Ｃ) 동안 온도를 유지하여야 합니다.
와어어 본딩
다이와 리드 프레임 사이의 전기 접속은 금, 구리, 알루미늄선을 사용합니다.
마킹
오우 퍼팅 식별, 추적가능성과 패키징 위의 특징적 마크.
잉크 또는 레이저 방법을 사용하는 오우 마크 패키지.
다수의 애플리케이션, 레이저 마킹에서 오우는 그것의 더 높은 처리량과 더 좋은 결의안 때문에 발탁됩니다.
횡단면을 자르느요
캡슐화
패키징은 제조한 후 웨이퍼를 고치고, 핀을 묶고, 필요에 따라 그것을 다양한 패키징 형태로 만들 것입니다. 이것은 똑같은 칩 코어가 왜 다른 패키징 형태를 가지고 있을 수 있는지 이유입니다. 예를 들면 다음 하락, QFP, PLCC, QFN, 기타 등등. 이것은 주로 사용자의 신청서 습관과 애플리케이션 환경과 증시 형태와 같은 외부 요인에 의해 결정됩니다.
테스트
The last process of chip manufacturing is testing, which can be divided into general testing and special testing. The former is to test the electrical characteristics of the packaged chip in various environments, such as power consumption, operating speed, withstand voltage, etc. The tested chips are divided into different grades according to their electrical characteristics. The special test is to take out some chips from similar parameter specifications and varieties according to the technical parameters of the customer's special needs, and do targeted special tests to see if they can meet the special needs of customers, so as to decide whether to design special chips for customers. chip. Products that have passed the general test are labeled with specifications, models, and date of manufacture, and then packaged before leaving the factory. Chips that fail the test are classified as downgraded or scrapped depending on the parameters they meet.
칩 OEM (주문자 상표 부착 방식)은 경영 모델이 다른 회사에 어느 것이 디자인 회사를 자르는 지 칩 설계에 의한 결과를 판다는 것 이고 이 회사들이 칩을 그들의 자체 제품 또는 부품으로서의 그들의 자체 제품으로 통합시키고, 그들을 파는 대신에 그들을 팝니다. 칩은 별도의 제품으로서 판매됩니다.
칩 OEM은 일반적으로 스마트폰 제조들, 컴퓨터 제조사들, 등과 같은 전자 기기 제조업에서 발견됩니다. 이 회사들은 보통 큰 칩 수를 그들의 제품의 핵심 구성 요소로 이용할 필요가 있지만, 그러나 그들이 그들 자신 디자인과 제조 칩에 대한 능력을 가지지 않고 따라서 그들이 전문적 칩 설계 회사로부터 칩을 구입할 필요가 있습니다.
우리의 팀은 혁신적 제품을 ic에 대한 우리의 이해를 증진시키고 발달하는데 전념합니다. 그들은 밀접하게 우리의 생산 직원과 함께 일하고, 학구적이고 인더스트리 파트너 사들이 우리의 고객들과 산업의 교체 수요를 충족시키기 위해 신기술과 해결책의 개발을 추진하도록 유도하는 것 협력합니다.
